我。晶体管-晶体管逻辑。
TTL集成电路的主要类型是晶体管-晶体管逻辑门，TTL多采用5V电源。
1.输出高电平Uoh和低电平uoluoh 2.4v，uol 0.4v。
2.输入高电平和输入低电平Uih2.0V，Uil0.8V 2。互补型金属氧化物半导体
CMOS电路是电压控制器件，输入电阻极高，对干扰信号非常敏感。因此，未使用的输入端子不应开路，也不应连接到地或电源。CMOS电路的优点是宽噪声容限和低静态功耗。
1.输出高电平Uoh和低电平uoluhVCC，UolGND
2.输入高电平Uoh，输入低电平UolUih0.7VCC，Uil0.2VCC (VCC为电源电压，GND为地)。
从上面可以看出：
在同样的5V电源电压下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V，输出低电平小于0.8v；但是TTL电路不能直接驱动CMOS电路。TTL的输出高电平如果落在2.4V~3.5V之间大于2.4V ~ 3.5V，CMOS电路检测不到高电平，低电平小于0.4V，所以TTL电路驱动COMS电路时需要加一个拉电阻。如果有不同的电压源，也可以用上面的方法判断。
如果一个3.3V的COMS电路驱动电路中的一个5V的CMOS电路，比如一个3.3V的微控制器驱动74HC，有几种方法可以解决这个问题。最简单的办法就是直接用74hct(下面介绍74系列的输入输出)芯片代替74HC，因为3.3V的CMOS可以直接驱动5V的TTL电路；或者增加一个电压转换芯片；另外，单片机的I/O口设置为开漏，然后上拉电阻设置为5V。在这种情况下，必须根据实际情况调整电阻的大小，以保证信号的上升时间。三。74系列简介。
74系列可以说是我们平时接触最多的芯片了。74系列有很多种，我们平时用的最多的应该是以下几种：74LS，74HC，74HCT，74HCT。这三个系列在级别上的差异如下：
TTL和CMOS电平
1、TTL电平(什么是TTL电平):
输出高电平2.4V，输出低电平=2.0V，输入低电平Vih，输入低电平Vih Vt Vil Vol。
6: ioh:逻辑门输出为高电平时的负载电流(拉电流)。7: IOL:逻辑门输出为低电平时的负载电流(吸电流)。8: iih:逻辑门输入为高电平时的电流(吸电流)。9: iil:逻辑门输入为低电平时的电流(拉电流)。
门电路的输出极直接引出作为输出端，无需连接集成单元中的负载电阻。这种形式的门叫做敞式门。开路TTL、CMOS和ECL门分别被称为开路集电极(OC)、开路漏极(OD)和开路发射极(OE)。使用时应检查上拉电阻(OC，OD门)或下拉电阻(OE门)是否连接，电阻值是否合适。对于集电极开路(OC)
(1):RL (VCC体积)/(Iol+m*Iil)
其中n:生产线上打开的闸门数量；m:驱动输入的数量。
10:通用逻辑电平
逻辑级：TTL，CMOS，LVTTL，ECL，PECL，TTL；LVDS等。
TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列(5V TTL和5V CMOS)、3.3V系列、2.5V系列和1.8V系列。
5V TTL和5V CMOS逻辑电平是常见的逻辑电平。
3.3 V及以下的逻辑电平称为低电压逻辑电平，常用作LVTTL电平。
低电压有2.5V和1.8V逻辑电平。
ECL/PECL和LVDS是差异投入和产出。
RS-422/485和RS-232是串行接口标准，RS-422/485是差分输入和输出，RS-232是单端输入和输出。OC门，又称集电极开路(漏极开路)和与非门电路，集电极开路(漏极开路)。
为什么要引入OC gate？
在实际使用中，有时需要将两个或多个与非门的输出端连接到同一根导线上，用同一根导线将这些与非门上的数据(状态电平)发送出去。因此，需要一种新的与非门电路——OC门来实现“线与逻辑”。OC门主要用于三个方面：
1、实现NAND逻辑，用于电平转换和驱动。因为OC门电路输出管的集电极悬空，所以需要连接一个上拉电阻Rp到电源VCC。OC门利用上拉电阻输出高电平。此外，为了增加输出引脚的驱动能力，上拉电阻阻值的选择原则应足够大，以降低功耗和芯片的电流注入能力。为了保证足够的驱动电流，要足够小。2、线与逻辑，即两个输出端(含两个以上)可以直接互连，实现“与”的逻辑功能。在总线传输等实际应用中，需要并联多个门电路的输出端，但TTL门电路的输出端不能直接并联，否则这些门电路的输出管之间会因低阻抗而形成较大的短路电流(浪涌电流)。烧坏的器件在硬件上可以用OC门或三态门(ST门)来实现。要实现线与带OC门，同时要在输出端口加一个上拉电阻。3、三态门(ST门)主要用于多个门输出共享数据总线。为了防止多个门同时占用数据总线，只允许这些门的一个使能信号(EN)。由于三态门的输出是推挽低阻输出，不需要连接上拉(负载)电阻，所以开关速度比OC门快，三态门常用作输出缓冲器。OC和OD是什么？
集电极开路栅极(集电极开路OC或漏极开路OD)
开漏即开漏输出，相当于集电极开路输出，即TTL中的集电极开路(OC)输出。一般用于有线或，有线与，有的用于电流驱动。
开漏用于MOS管，开集电极用于双极管。用法上没有区别。开漏电路具有以下特征：
a、利用外部电路的驱动能力来降低IC的内部驱动，或者驱动高于芯片电源电压的负载。b、一条线上可以连接多个开漏输出引脚。有了上拉电阻，就形成了与逻辑关系，不需要增加任何器件。这也是I2C、SMBus等公交车判断公交车占用率的原则。如果需要连接上拉电阻作为图腾输出，连接容性负载时，上升延迟是无源外接电阻，速度慢。如果需要高速，功耗会很高。所以负载电阻的选择要兼顾功耗和速度。c .通过改变上拉电源的电压，可以改变传输电平。例如，可以通过增加上拉电阻来提供TTL/CMOS电平输出。d .开漏引脚只有在不连接外部上拉电阻的情况下才能输出低电平。一般来说，开漏用于连接不同电平的器件。
正常的CMOS输出级由上部和下部晶体管组成。如果去掉上面的晶体管，它将是开漏的。该输出有两个主要用途：电平转换和行与。
因为漏级是开路的，所以后级电路必须接一个上拉电阻，上拉电阻的电源电压可以决定输出电平，这样你就可以转换任何电平了。
线和函数主要用在多个电路下拉同一个信号的场合。如果这个电路不想下拉，就输出一个高电平，因为去掉了开漏上面的管，高电平是通过外部上拉电阻实现的。(正常的CMOS输出级，如果一个输出高，一个输出低，就等于电源短路。)
开漏提供了灵活的输出方式，但也有其弱点，即带来了上升沿的延迟。由于上升沿通过外接上拉无源电阻给负载充电，选择电阻时延迟小，但功耗大；反之，延迟大，功耗小。因此，如果对延迟有要求，建议使用下降沿输出。
