对于通信系统，差分通道总是比单端电路提供更好的性能。它们具有较高的线性度、抗共模干扰信号性能等。然而，与单端50欧姆系统相比，差分通道更为神秘。一些RF工程师发现很难设计、测试和调试它们，尤其是差分滤波器。是时候揭开差分滤波器设计的神秘面纱了。
差分通道在射频信号链应用中的优势原理：用户使用差分通道可以获得比使用单端电路更高的信号幅度。在相同的电源电压下，差分信号可以提供两倍于单端信号的幅度，并且还可以提供更好的线性度和SNR性能。
图一。差分输出幅度
差分滤波差分通道的工作原理对外部EMI和附近信号的串扰有很好的抗扰性。这是因为接收到的有用信号的电压加倍，噪声对紧耦合走线的影响理论上是一样的，两者相互抵消。差分信号产生的EMI往往很低。这是因为信号电平(dV/dt或dI/dt)的变化会产生相反的磁场，再次相互抵消。
差分信号可以抑制偶次谐波。下图显示了连续波(CW)通过增益模块的示例。当使用单端放大器时，如图2所示，输出可以用公式1和公式2表示。
图二。单端放大器
使用差分放大器时，输入和输出如图3所示，用公式表示3、公式4、公式5和公式6。
图3。差分放大器
理想情况下，输出没有任何偶次谐波，这使得差分通道成为通信系统的更好选择。
理解和设计通信系统中的差分滤波器
截止频率、转折频率或拐点频率是系统频率响应的边界，此时流经系统的能量开始减少(衰减或反射)而不是自由通过。
差分滤波器性能图表4.3 dB截止频率点
带内纹波是指通带内插入损耗的波动。
图5。带内波纹
相位线性度是指相移与目标频率范围内的频率成比例的程度。
图6。相位线性
群延迟衡量信号通过被测器件时各种正弦分量的幅度包络的时间延迟，它与每个分量的频率有关。
图7。群时延
表1。过滤器比较
图8。巴特沃兹滤波器S21的响应
图9。椭圆滤波器S21的响应
图10。贝塞尔滤波器S21的响应
图11。切比雪夫I型滤波器S21的响应
图12。切比雪夫II滤波器S21的响应
通信接收链中的中频滤波器基本上是低通滤波器或带通滤波器，用来抑制有源器件产生的混叠信号和杂散，包括谐波和IMD产物。使用该滤波器，接收链可以为ADC分析提供高信噪比信号。
切比雪夫I型滤波器具有良好的带内平坦度、阻带快速滚降和无平衡纹波响应，因此被选为拓扑结构。
低通滤波器设计
因为接收机IF滤波器用于抑制杂散和混叠信号，所以阻带会尽可能快地滚降，但更快的滚降意味着要使用更高阶的器件。出于以下原因，通常不建议使用非常高阶的滤波器：
在设计和调试阶段很难调优。
量产难度：电容和电感存在差异，会导致每个PCB上的滤波器很难有相同的响应。
PCB尺寸很大。
通常，使用七阶或更低阶的滤波器。同时，如果器件的阶数相同，如果能承受更大的带内纹波，可以选择更快的阻带滚降，然后通过指定所选频点所需的衰减来定义所需的响应。为了确定通带内的最大纹波，规格应等于系统要求的最大限值，这有助于获得更快的阻带滚降。
为了确定滤波器的阶数，应该用目标频率除以滤波器的截止频率来归一化。例如，如果带内纹波要求为0.1 dB，3dB截止频率为100MHz。在250MHz时，要求抑制性能为28dB，所以频率比为2.5。三阶低通滤波器可以满足这一要求。如果滤波器的源阻抗为200，负载阻抗也为200，则RS/RL为1，电容用作第一个元件。这样，用户得到归一化的C1=1.433，L2=1.594，C3=1.433。如果fc为100MHz，则利用等式7和等式8获得最终结果。
其中包括：
CSCALED是最终电容值。LSCALED为最终电感值。Cn是低通原型容性元件的值。Ln是低通原型电感元件的值。RL是最终负载电阻值。Fc是最终截止频率。
C1 scaled=1.433/(2100106200)=11.4 pF L2 scaled=(1.594200)/(2100106)=507.4 nhc3 scaled=11.4 pF
差分滤波器的设计和电路图如图13所示。
图13。单端滤波器示例
将单端滤波器转换为差分滤波器(见图14)。
图14。单端滤波器转换为差分滤波器
实际值用于每个元素，更新后的过滤器如图15所示。
图15。最终差分滤波器
注意，如果混频器或中频放大器的输出阻抗和ADC的输入阻抗是容性的，最好考虑使用电容作为第一个和最后一个元件。此外，第一个电容和最后一个电容的电容调谐率(至少0.5 pF)必须高于混频器或中频放大器输出阻抗与ADC输入阻抗的电容。否则，将很难调整滤波器响应。
带通滤波器的设计
在通信系统中，当中频频率相当高时，需要滤除一些低频杂散，如半中频杂散。因此，有必要设计一个带通滤波器。对于带通滤波器，低频抑制和高频抑制不需要对称。设计带通抗混叠滤波器的一个简单方法是先设计一个低通滤波器，然后在滤波器最后一级的并联电容上并联一个分流电感，限制低频成分(分流电感是高通谐振极)。如果第一级高通电感不够，可以在第一级分流电容上并联一个分流电感，以更好地抑制低频杂散。添加分流电感后，再次调谐所有元件，以获得正确的带外抑制规格，然后最终确定滤波器元件值。
注意，对于带通滤波器，一般不建议使用串联电容，因为这样会增加调谐和调试的难度。电容值通常很小，受寄生电容影响会很大。
应用示例
以下是ADL5201与AD6641之间的滤波器设计示例。ADL5201是一款高性能中频数字控制增益放大器(DGA)，设计用于基站实中频接收机应用或数字预失真(DPD)观测路径。它的增益控制范围为30 dB，线性度极高。OIP3达到50 dBm，其电压增益约为20 dB。AD6641是一款DPD观测接收机，带宽为250 MHz，集成一个12位500 MSPS ADC、一个16，000 12 FIFO和一个多模式后端，允许用户通过串行端口检索数据。这个过滤器的例子是一个DPD应用程序。
以下是取自实际通信系统设计的一些带通滤波器规格：九六
要完成样本设计：
从单端低通滤波器的设计开始(见图16)。
图16。单端低通滤波器
将单端滤波器改为差分滤波器。源阻抗和负载阻抗保持不变，所有电容并联，所有串联电感减半并置于另一个差分路径中(见图17)。
图17。具有理想元件的差分低通滤波器
用实际值优化元件的理想值(见图18)。
图18。带实际值的差分低通滤波器。
对于子系统级仿真，应在输入端添加ADL5201 DGA的参数文件，并在滤波器输出端使用压控电压源来仿真AD6641 ADC。为了将低通滤波器变为带通滤波器，增加了两个并联电感：L7和C9并联，L8和C11并联。C12代表AD6641的输入电容。R3和R4是置于AD6641输入端的两个负载电阻，用作滤波器的负载。AD6641的输入为高阻抗。调谐条件参见图19。
理想元件的仿真结果如图20所示。
图20。理想电感滤波器的传输响应。
用实际器件的电感S参数文件(如村田LQW18A)替换所有理想电感。插入损耗略高于理想电感。模拟结果略有变化，如图21所示。
图21。带有村田LQW18A电感的滤波器的传输响应。
差分滤波器布局考虑
成对差分走线必须具有相同的长度。这一规则源于差分接收器检测正负信号相互交叉的点，即交叉点。所以信号必须同时到达接收机才能正常工作。
差分对中的布线必须彼此靠近。如果一对线中相邻线之间的距离大于电介质厚度的两倍，则它们之间的耦合将会很小。该规则也基于差分信号大小相等但方向相反的事实。如果外部噪声同等程度地干扰这两个信号，它们的影响将相互抵消。同样，如果走线并排布线，相邻线路中差分信号引起的任何干扰噪声都将被抵消。
同一差分对的走线间距必须在整个长度范围内保持不变。如果差分走线彼此靠近，它们会影响总阻抗。如果驱动器和接收器之间的距离不同，沿途会出现阻抗不匹配，从而导致反射。
差分对之间的间距应该很宽，以最大限度地减少它们之间的串扰。
如果在同一层使用铜地板，则应增加差分布线和铜地板之间的间隙。推荐的最小间隙是走线宽度的3倍。
图19。差分带通滤波器。
在差分对的偏斜源附近引入少量曲折校正，从而降低偏斜(见图22)。
图22。使用弯曲校正
差分对布线时，避免急转弯(90)(参见图23)。
图23。避免90弯曲
差分对布线时，应使用对称布线(见图24)。如果需要测试点，应避免布线分支，测试点应对称放置(见图25)。
图24。对称布线指南
图25。避免路由分支
寄生电容和电感应尽可能小，以降低对滤波器元件值的要求和印刷电路板(PCB)上的调谐工作量。与滤波器设计中的电感设计值相比，寄生电感可能可以忽略不计。寄生电容对于差分中频滤波器更为重要。中频滤波器设计中的电容只有几pF。如果寄生电容达到几十pF，滤波器响应会受到很大影响。为了防止寄生电容的影响，最好避免差分布线区域和电源扼流圈下有任何接地或电源层。
ADI公司接收器参考设计板(见图26)提供了差分滤波器的PCB布局示例。这表明ADL5201和AD6649之间有一个五阶滤波器。AD6649是一款14位250 MHz流水线型ADC，具有出色的SNR性能。
滤波区，下面的地平面和电源平面没有差分迹线，长度相同，保持接近和恒定。
图26。差分通道PCB布局设计实例
