静电放电ESD_某产品ESD静电放电设计与整改案例

1、问题描述

某工业显示屏ESD测试过程中,接口、USB、串口暴露于6 kV接触放电,每次测试系统液晶屏出现蓝屏,系统崩溃,重新上电后可以恢复,实验失败。

这个问题已经过去半年了。在此期间,客户公司和解决方案公司已经从V1.0-V1.31换了四次板,投入了大量的人力物力,仍未解决。时间紧迫。

2、故障诊断

考虑到板卡已经从接地、滤波、隔离等方面进行了设计和整改。均未得到改善,怀疑该板存在ESD弱点,因此本次决定采用敏感源诊断整改方案,从源头上彻底解决问题。

根据实验现象分析,判断CPU功能单元受到干扰,从实际经验和信号功能角度分析核心子板(CPU模块电路)信号,判断表1所列信号敏感,易受静电干扰。

表1易受ESD干扰的敏感信号

将ESD静电枪的电压分别调整到100V、300V、600V和1000V,对芯子板表1所示的信号引脚进行接触放电,寻找ESD敏感信号,如图1所示。

图2接触IC引脚

这些问题在实验中没有再次出现,因此由这些信号引起的问题被消除了。测试记录如表2所示。

表2 ESD敏感信号的验证结果

继续分析核心子板上的敏感电路。接触敏感信号DDR_CLK 100V放电时,每次都能重复出现问题。

DDR_CLK布线4mil,布线没有预留焊盘,整改措施有限。为了确定静电辐射电磁场对DDR_CLK时钟信号是否有影响,使用了金属接地线,放置在DDR_CLK线正上方,用静电枪对接地线的铜鼻进行打孔,如图3所示。

图3接触接地线的铜鼻

按照图3所示的方法,当6KV触点放电时,可以重复出现五次放电的问题。因此,证实了静电电磁场辐射对DDR_CLK信号和DDR器件有影响。这时用铜箔对核心板区域进行屏蔽接地,保护DDR敏感信号和模块,如图4所示。

图4核心板模块屏蔽

屏蔽核心板模块区域后,I/O接口每次连续进行正负6KV、8KV、10KV接触放电40次,系统运行正常,问题得到解决。因此确定核心板受到静电干扰,整机死机。

3、原因分析

继续验证整机ESD是辐射耦合还是电容耦合。经过分析,系统的ESD放电路径是I/O接口——单板PGND——金属衬垫——金属机箱——机箱盖——地线,如图5所示。

图5整机静电放电路径

当机箱盖和金属机箱没有拧紧,或者机箱盖没有盖上时,发现此时静电放电没有问题,排除辐射耦合。那么此时的静电放电路径就是I/O接口——单板PGND——金属衬垫3354金属机箱,也就是说核心板的DDR敏感部分和机箱盖没有容性耦合(两者距离很近),如图6所示。

图6移除后盖后的整机静电放电路径

综上所述,整机核心子板简单静电耦合模型如图7所示。

图7核心子板静电耦合模型

诊断时,带屏蔽罩的核心子板的静电耦合模型如图8所示。

图8核心子板静电耦合模型

可以看出,芯子板加屏蔽后,机箱后盖的静电能量直接耦合到金属屏蔽上,通过屏蔽的接地引脚连接到GND,从而防止ESD直接耦合到t

换板后,再次进行静电测试。此后系统崩溃的问题没有再出现,测试通过。

【岛主评论/点睛之笔】

在ESD实验中,工程师经常会中枪而死。整改也没用。就算我们做了无数次PCB的改动也是徒劳的,让我们怀疑自己的人生,嘲笑自己此刻想死!为什么?因为电路中存在对ESD极其敏感的薄弱点,如果不攻其要害,如何攻克!在这种情况下,通过仔细的诊断和分析确定了产品的ESD问题,然后通过屏蔽敏感源成功解决了该问题。文中的整改方法和思路启示我们,打蛇七寸,捉贼必擒王,不出招,直击要害,一战成功。

回顾唐子红