你知道吗？你知道吗？电脑和计算器使用触发器来记忆。一定数量的触发组合将产生一定数量的存储器。触发器是用晶体管制成的逻辑门构成的。
触发器是电子设备存储器中的基本构建模块，每个触发器可以存储一位数据。触发器有两个稳定状态，所以是触发器。两种稳定状态是高(逻辑1)和低(逻辑0)。
使用术语触发器是因为它们可以在控制信号的影响下在状态之间切换，也就是说，它们可以“翻转”到一个状态，又“翻转”回另一个状态。其主要特点包括：
触发器是二进制存储设备，因为它们可以存储二进制数据(0或1)。
触发器是边沿敏感或边沿触发器件，即它们对转换敏感，而对时钟信号的持续时间或宽度不敏感。
又称信号变化敏感器件，即时钟信号电平的变化会带来触发器输出的变化。
工作模式取决于时钟脉冲。
它还用于控制数字电路的功能，因为数字电路的操作可以根据状态而改变。
触发器的类型
一些最常见的触发器包括SR触发器、D触发器、JK触发器和T触发器，下面介绍。
1、SR触发器
SR触发器是所有触发器的基础触发器，其他所有触发器都是在SR触发器的基础上发展起来的。SR触发器如下图所示：
SR代表置位和复位，也可以称为RS触发器。不同的是RS是反向SR触发器。任何触发器都可以用逻辑门制造。使用与非门和或非门是因为它们是通用门。
下面是一个使用与非门的SR触发器。
SR触发器真值表：
工作流程：
从上面的真值表可以清楚地看出，SR触发器会在四种情况下置位或复位。
对于最后一个条件，它将处于无效状态。
当S=1，R=0时，将设置SR触发器；如果S=1，R=1，触发器将会记住之前的状态。
当S=0，R=1时，触发器将被复位；如果S=1，R=1，它会记住之前的状态。
但是当两个输入都为零时，SR触发器将处于不确定状态，其中q和q’将是相同的，这是不允许的。
这种不确定性可以通过给现有的触发器增加额外的门来避免。这被称为时钟或门控SR触发器，它只产生具有高时钟脉冲的输出。下面是使用与非门的时钟SR触发器的电路：
2、D触发器
SR触发器中出现不确定状态，可通过使用D触发器来避免。这里d代表“数据”。它由一个SR触发器组成，其中定时SR触发器的两个输入(SR)连接到一个反相器。
d触发器是应用最广泛的触发器之一。它有一个时钟信号(Clk)作为输入，数据(D)作为另一个输入。有两个互补的输出。D触发器的符号如下图所示。
真值表如下：
使用与非门的d触发器如下图所示：
工作流程：
d触发器将根据时钟信号工作。
当时钟为低电平时，触发器的输出不会改变，即会记住之前的状态。
当时钟信号为高电平并且在其data引脚上接收到任何数据时，它将改变输出状态。
当数据为高电平时，q重置为0，如果数据为低电平，q设置为0。
可以用D触发器来构建主从D触发器。
3、JK触发器
JK触发器是以发明集成电路的电气工程师杰克基尔比命名的。
JK触发器是SR触发器的改进。其中J输入类似于SR触发器的置位输入，K输入类似于SR触发器的复位输入。SR触发器中不允许的条件J=K=1(S=R=1)被解释为切换命令。
在JK触发器中，有：
两个数据输入，j和k。
时钟信号输入(CLK)。
两个输出q和q’。
JK触发器的符号如下：
真值表图如下：
使用门的JK触发器的电路如下，类似于修改的NAND SR触发器：
工作流程：
当j为低电平，k为低电平时，q回到之前的状态值，即保持当前状态。
当j为低电平，k为高电平时，触发器将处于复位状态，即Q=0，Q'=1。
当j为高电平，k为低电平时，触发器将处于置位状态，即Q=1，Q'=0。
当j为高电平，k为高电平时，触发器将处于Toggle状态或flip状态，这意味着输出将补充先前的状态值。
4、T触发器
t触发器也称为“toggle触发器”，切换是在时钟输入信号存在的情况下将输出改变到先前状态的补充。
t型触发器具有：
t输入。
时钟信号输入(CLK)。
两个输出q和q’。
T型触发器的符号如下图所示：
事实上，您可以通过使用任何其他触发器来构造T触发器。
S R触发器：通过将S触发器的输出反馈连接到输入(SR)。
D触发器：将Q '连接到其D触发器的数据输入端，作为反馈路径。
JK触发器：T触发器可以通过将JK触发器的JK输入组合成单个输入来设计。
真值表如下图所示：
用NAND JK触发器制作的T触发器电路如下图所示。
工作流程：
当T输入为低电平时，T触发器的下一个状态与当前状态相同，即保持当前状态。
T=0，当前状态=0，然后下一个状态=0。
T=0，当前状态=1，然后下一个状态=1。
当T输入为高电平时，T触发器的下一个状态被切换，即与时钟转换时当前状态的补码相同。
T=1，当前状态=0，然后下一个状态=1。
T=1，当前状态=1，然后下一个状态=0。
关于触发模式
触发器输出的改变可以通过输入信号的微小变化来实现，这可以借助于被称为触发脉冲的时钟脉冲来实现。
因此，触发器也被称为“触发器”。当触发脉冲施加到输入端时，它将导致输出发生变化。触发器是寄存器和计数器中的基本元件，它们以多位数的形式存储数据。连接几个触发器组成一个时序电路，这些触发器都需要触发脉冲。施加于输入端的触发脉冲数决定了计数器的计数。
目前主要有两种触发方式：电平触发和边沿触发。
电平触发器
根据输入的有效电平改变输出状态的触发过程称为“电平触发”。有两种类型的电平触发，它们是：
高电平触发。
低电平触发器。
1、高液位触发器
在高电平触发器中，触发器的输出仅在其使能输入处于高电平状态(即逻辑高或逻辑1)时改变。高级触发器的符号如下：
2、低液位触发器
在低电平触发器中，只有当触发器的使能输入处于低电平状态时，即逻辑低电平或逻辑0时，触发器的输出才会改变。低电平触发的符号如下所示，低电平触发通常由时钟输入上的气泡标识。
边沿触发器
在边沿触发中，只有当输入出现在时钟脉冲的任何跳变时，输出才会从低变高(0到1)或从高变低(1到0)。
还有两种类型的边沿触发器，它们是：
正边沿触发。
负边沿触发。
1、正边沿触发
在正沿触发中，只有当输入处于时钟脉冲输入的正沿时，输出才会发生变化，即由低到高(0到1)的转变。当触发器需要在低电平到高电平的跃迁状态下响应时，使用正沿触发方法。正边沿触发边沿触发的符号表示如下。
2、负边沿触发
在负沿触发中，只有当输入处于时钟脉冲输入的负沿时，输出才会发生变化，即从高电平到低电平的转变(1到0)。当触发器需要在高电平到低电平的跃迁状态下响应时，使用负沿触发法。负边沿触发的符号表示如下：
为什么边沿触发比电平触发好？
最好使用边沿触发，而不是电平触发。这是因为对于电平触发触发器的特定情况，电平触发可能导致电路不稳定，其中时钟脉冲被提供给输入，而触发器的输出改变。从输出到输入的反馈会导致这种不稳定性。为了避免这种不稳定性，使用边沿触发的触发器。
触发器的应用
触发器的应用非常广泛，在数字电路中可以说是非常普遍的。以下是一些简单的安排：
寄存器：因为触发器有两种稳定状态，所以用在数据存储的寄存器等存储元件中。寄存器通常用于电子设备，如计算机。
计数器：互连的触发组被用作计数器来计数事件的递增或递减。
分频电路：触发器作为分频电路，将输入频率精确地分成两半。分频电路用于标准化电子电路的频率。
数据传输：移位寄存器(一种特殊类型的寄存器)用于将数据从一个触发器传输到另一个触发器，它们按照特定的顺序连接。
摘要
简单地说，触发器是同步时序电路的构建模块。它有两种稳定状态，可以存储一位信息。触发器会有时钟信号，它们的状态会根据时钟脉冲而改变。这些器件将有两种状态和一条反馈路径。
应当注意，触发器对边沿敏感，当时钟信号从低电平变为高电平或从高电平变为低电平时，它们会改变状态。在时钟信号从0变到1或从1变到0之后，即当时钟处于常数0或1时，即使输入改变，状态也保持不变。
